Mạch tốn điện ở đâu

Mỗi lần nạp tải lấy một gói điện tích từ dây cấp điện, rồi gói ấy xả xuống đất

Lúc nạp, một gói điện tích từ dây cấp điện vào tải; lúc xả, gói ấy chạy xuống đất, không lấy thêm; điện lấy từ dây cấp thành nhiệt trong transistor.

Mỗi lần nạp, tải lấy một gói điện tích từ dây cấp điện. Lúc xả, gói ấy chạy xuống đất và điện đã lấy thành nhiệt.

Xem lời đọc

Mỗi lần cổng đảo nạp điện dung đầu ra, tức tải, thì mạch tốn bao nhiêu điện? Khi đầu vào xuống mức không, pMOS bật và dòng chạy từ dây cấp điện vào tải. Lượng điện tích chạy vào tải lúc này ta gọi là một gói điện tích. Dây cấp điện chỉ phải cho một gói ở lúc nạp. Khi đầu vào lên mức một, nMOS bật và tải xả. Gói điện tích ấy chạy xuống đất, không lấy thêm gói nào từ dây cấp điện. Điện lấy từ dây cấp điện phần lớn thành nhiệt trong các transistor. Vậy một lần nạp và xả tốn một gói điện tích từ dây cấp điện.

Tải coi là tụ điện dung cố định. Qua một lần nạp rồi xả, nửa điện năng lấy từ dây cấp thành nhiệt trong pMOS lúc nạp, nửa còn lại thành nhiệt trong nMOS lúc xả; điện trở bật lớn hay nhỏ không đổi lượng này. 'Tải' ở đây là điện dung ở đầu ra, tức điện dung các cổng sau đã học ở bài 7. 'Gói điện tích' là tên dùng trong bài này, không phải thuật ngữ chuẩn. Còn một dòng ngắn mạch nhỏ thoáng qua khi chuyển mức, và dòng rò khi tắt; hai thứ này tách riêng khỏi gói điện tích.

Năng lượng mỗi lần nạp tỉ lệ với bình phương điện áp cấp, nên điện áp cấp gấp đôi thì năng lượng gấp bốn

Gói điện tích = điện dung × điện áp; năng lượng = gói × điện áp; với cùng một tải, điện áp cấp gấp đôi thì gói gấp đôi và mỗi điện tích mang năng lượng gấp đôi, nên gấp bốn.

Energy (năng lượng) mỗi lần nạp bằng gói điện tích nhân điện áp cấp. Điện áp cấp gấp đôi thì năng lượng gấp bốn.

Xem lời đọc

Gói điện tích bằng điện dung của tải nhân điện áp cấp. Mỗi điện tích lấy từ dây cấp điện mang một năng lượng, tỉ lệ với điện áp cấp. Vậy năng lượng mỗi lần nạp bằng gói điện tích nhân điện áp cấp. Ví dụ ta so một phẩy tám vôn với không phẩy chín vôn, cùng một tải. Điện áp cấp gấp đôi thì gói điện tích gấp đôi. Mỗi điện tích lại mang năng lượng gấp đôi, nên năng lượng gấp bốn. Vậy hạ điện áp cấp một nửa thì mỗi lần nạp chỉ tốn một phần tư năng lượng.

Q = C × V; năng lượng lấy từ dây cấp E = Q × V = C × V². Ví dụ tải 1 fF: V = 0,90 V cho Q = 0,90 fC (femto culông) và E = 0,81 fJ (femto jun); V = 1,80 V cho Q = 1,80 fC và E = 3,24 fJ; tỉ số 4. Tải cũng lớn gấp đôi thì năng lượng gấp đôi. Nửa E lưu trong tải, nửa thành nhiệt ngay lúc nạp; lúc xả nửa lưu thành nhiệt nốt. Hạ điện áp cấp là một cách giảm công suất động rất mạnh vì tỉ lệ bình phương.

Công suất động bằng năng lượng mỗi lần nhân số lần nạp trong một giây, nên tỉ lệ với tần số

Mỗi chu kỳ nạp một gói; tần số gấp đôi thì mỗi giây số gói gấp đôi, công suất động gấp đôi; cổng đảo không đổi mức thì không nạp.

Frequency (tần số) là số chu kỳ trong một giây. Dynamic power (công suất động) là công suất chủ yếu do nạp và xả tải.

Xem lời đọc

Bây giờ ta đếm số lần nạp trong một giây. Ví dụ cổng đảo nạp rồi xả mỗi chu kỳ, nên mỗi chu kỳ lấy một gói. Số chu kỳ trong một giây gọi là tần số. Chu kỳ ngắn đi một nửa thì tần số gấp đôi. Khi đó mỗi giây lấy số gói gấp đôi từ dây cấp điện. Năng lượng tiêu thụ trong mỗi giây gọi là công suất. Công suất chủ yếu do nạp và xả tải gọi là công suất động, tỉ lệ với tần số. Cổng đảo không đổi mức thì không nạp, nên không tốn công suất động.

Công suất động P = α × C × V² × f, α là số lần nạp mỗi chu kỳ; cổng nạp rồi xả mỗi chu kỳ thì α = 1, cổng ít đổi mức thì α nhỏ hơn một (bài không nêu số). Đơn vị: tần số héc (Hz), công suất oát (W); ví dụ chu kỳ một nano giây ứng một giga héc. Dòng ngắn mạch: khi chuyển mức có thoáng lúc cả pMOS và nMOS cùng dẫn, dòng chạy thẳng từ dây cấp xuống đất; nó cộng thêm một phần nhỏ vào công suất động, nhỏ đi khi đầu vào đổi nhanh.

Công suất rò còn tốn khi không đổi mức, và tăng mũ khi ngưỡng nhỏ đi hoặc chip nóng lên

Transistor tắt vẫn rò dòng nhỏ từ dây cấp xuống đất; công suất rò = điện áp cấp × dòng rò; ở transistor mẫu hạ ngưỡng cỡ 84 mV thì rò cỡ mười lần; nóng làm rò tăng. (Vòng rò–nhiệt chỉ ở Đọc thêm.)

Leakage power (công suất rò) là điện áp cấp nhân dòng rò. Dòng rò tăng mũ khi ngưỡng nhỏ đi hoặc chip nóng lên.

Xem lời đọc

Transistor tắt vẫn để một dòng rất nhỏ chạy từ dây cấp điện xuống đất. Dòng này gọi là dòng rò, và nó chạy cả khi mạch không đổi mức. Điện áp cấp nhân dòng rò gọi là công suất rò. Mỗi ô SRAM vẫn rò khi không chạy, và chip có rất nhiều ô như vậy. Ở transistor mẫu, hạ ngưỡng cỡ tám mươi tư mili vôn thì dòng rò tăng cỡ mười lần. Hạ thêm nữa thì dòng rò cứ nhân lên, nên ta nói rò tăng mũ. Chip nóng lên cũng làm dòng rò tăng nhanh.

Số mô phỏng TCAD mẫu (NMOS mẫu): V_G = 0, V_D = 1,80 V cho 4,5 pA/µm; bật 0,553 mA/µm ở V_G = V_D = 1,80 V. Độ dốc dưới ngưỡng 83,8 mV/dec (V_D = 0,05 V): đường dòng dời 84 mV thì dòng tại điểm cố định đổi cỡ mười lần. Ở V_D = 1,80 V độ dốc 82,5–83,0 mV/dec (so-lieu), lệch đôi chút so với 83,8, nên chỉ nói 'cỡ'. DIBL là chuyện khác: ngưỡng giảm khi V_D tăng (mẫu: 0,470 V ở V_D thấp xuống 0,426 V ở V_D = 1,80 V), làm ngưỡng thấp hơn; tách riêng. Số 84 mV/dec là của transistor mẫu, transistor khác cỡ 65–100 mV/dec. Hạ 0,25 V thì cỡ nghìn lần theo cùng độ dốc. Công suất rò một micromet bề rộng cỡ 1,80 V × 4,5 pA = 8,1 pW (tự tính), rất nhỏ; nghĩa là phải nhân với số transistor khổng lồ. Nóng: độ dốc dưới ngưỡng tỉ lệ nhiệt độ tuyệt đối và ngưỡng giảm khi nóng, nên rò tăng nhanh; bài không nêu số. Vòng rò–nhiệt: rò sinh nhiệt, nhiệt lại làm rò tăng thêm, nên rò có thể tự đẩy chip nóng hơn.

Ngắt xung nhịp giảm công suất động của khối nghỉ, còn ngắt dây cấp điện giảm cả công suất rò nhưng làm mất bit

Khối nghỉ: ngắt xung nhịp thì không nạp xả, hết công suất động, còn rò; ngắt dây cấp bằng transistor lớn thì gần hết cả hai; giá: ô SRAM mất bit.

Clock gating (ngắt xung nhịp) dừng xung nhịp tới khối nghỉ. Power gating (ngắt dây cấp điện) cắt dây cấp của khối.

Xem lời đọc

Một khối mạch đang nghỉ vẫn có thể tốn điện. Xung nhịp vẫn chạy tới khối thì dây xung nhịp vẫn nạp và xả theo nhịp. Ta ngắt xung nhịp tới khối nghỉ, nên các tải của khối không còn nạp xả. Công suất động của khối gần như hết, nhưng dòng rò vẫn chạy. Muốn giảm rò, ta ngắt dây cấp điện của khối bằng một transistor lớn. Khối mất dây cấp thì công suất động lẫn công suất rò gần như hết. Nhưng ô SRAM giữ bit nhờ dây cấp, nên mất cấp là mất bit. Ngắt xung nhịp giữ bit nhưng còn rò, ngắt dây cấp điện gần hết rò nhưng mất bit.

Ngắt xung nhịp giữ nguyên bit của phờ líp phờ lóp và ô SRAM; ngắt dây cấp xóa bit nên cần lưu bit trước, và bật lại tốn thời gian cùng năng lượng. Transistor lớn thường là pMOS trên dây cấp hoặc nMOS trên đường đất. Chip thật có kiểu phờ líp phờ lóp riêng giữ bit khi ngắt, để ở đây. Ô SRAM cần điện áp cấp để giữ bit, nên rò cả khi không chạy. Dây xung nhịp dài, tải lớn, đổi mức mỗi chu kỳ nên tự nó nạp xả và tốn công suất động dù dữ liệu không đổi; vì vậy cần dừng chính xung nhịp (lời 2), không chỉ dừng dữ liệu.

Hạ điện áp cấp giảm công suất động nhưng làm mạch chậm đi, và ngưỡng khó hạ theo vì dòng rò

Điện áp cấp nhỏ đi thì năng lượng giảm bình phương; lúc bật điện áp cổng bằng điện áp cấp nên khoảng hơn ngưỡng nhỏ đi, dòng bật nhỏ đi, điện trở bật lớn lên, trễ tăng; muốn giữ khoảng hơn ngưỡng thì phải hạ ngưỡng, nhưng rò tăng mũ.

Drive current (dòng bật) là dòng chạy qua transistor lúc bật. Điện áp cấp nhỏ đi thì dòng bật nhỏ đi và trễ tăng.

Xem lời đọc

Điện áp cấp nhỏ đi thì năng lượng mỗi lần nạp giảm theo bình phương. Lúc bật, điện áp cổng bằng điện áp cấp, nên chỉ còn hơn ngưỡng một khoảng nhỏ. Khoảng hơn ngưỡng càng nhỏ thì dòng bật, tức dòng khi transistor bật, càng nhỏ. Dòng bật nhỏ đi nghĩa là điện trở bật lớn lên. Điện trở bật lớn thì hằng số thời gian lớn, nên trễ tăng. Vậy hạ điện áp cấp được lợi về điện nhưng phải trả giá bằng tốc độ. Muốn giữ khoảng hơn ngưỡng, ta thử hạ cả ngưỡng, nhưng ngưỡng nhỏ đi thì dòng rò tăng mũ. Vậy ta phải cân bằng giữa công suất và tốc độ.

Dòng bật tăng theo khoảng điện áp cổng hơn ngưỡng, nên hạ điện áp cấp gần ngưỡng làm dòng bật giảm nhanh hơn tỉ lệ. Ví dụ ngưỡng 0,5 V: khoảng hơn ngưỡng 1,3 V ở điện áp cấp 1,80 V, chỉ 0,4 V ở 0,90 V. Bài không nêu số trễ vì chưa có số mô phỏng cho 0,90 V; hình vẽ định tính. Quy tắc thu nhỏ Dennard (hạ điện áp cùng kích thước) ngừng đứng vững khoảng giữa những năm 2000 vì ngưỡng và dòng rò không nhỏ theo, nên công suất mỗi đơn vị diện tích tăng.

Chip có hàng tỷ cổng logic, nên không thể vẽ tay từng cổng NAND rồi tính tay từng trễ

Đã có cổng NAND, ô nhớ, phờ líp phờ lóp, bộ cộng và các cách giảm công suất; một toàn cộng đã 36 transistor (ví dụ); chip hàng tỷ cổng logic (mỗi cổng vài transistor), mỗi mạch có trễ và công suất; không vẽ tay; chỉ nêu vấn đề.

Ví dụ một toàn cộng có 36 transistor. Chip có hàng tỷ cổng logic, nên không thể vẽ tay từng cổng NAND.

Xem lời đọc

Ta đã có cổng NAND, ô SRAM, phờ líp phờ lóp và bộ cộng. Ta cũng biết có những cách giảm công suất, và cái giá của mỗi cách. Ví dụ một toàn cộng đã có ba mươi sáu transistor. Chip có hàng tỷ cổng logic, mỗi cổng vài transistor, nên cần rất nhiều mạch cỡ một toàn cộng. Mỗi mạch đều có trễ và công suất cần tính. Ta không thể vẽ tay từng cổng NAND rồi tính tay từng trễ. Vậy chip hàng tỷ cổng logic được thiết kế bằng cách nào?

36 = 9 cổng NAND × 4 transistor (chỉ các cổng của toàn cộng). 'Hàng tỷ cổng logic, mỗi cổng vài transistor' là bậc độ lớn của chip hiện nay, không nêu số hãng; thống nhất cách nói với bài 9. Số trễ và công suất đã học (tải, trễ ≈ 0,69 × R × C, C × V² × f, rò) là các đại lượng cần tính cho mỗi mạch.
Số liệu