Mạch nhớ một bit: latch, flip-flop và xung nhịp

Còn gọi bistable (hai trạng thái bền); cách nối này là phản hồi dương: tín hiệu đi qua hai lần đảo nên quay về cùng chiều và củng cố chính nó. Dây ở 0,00 V và 1,80 V là hai trạng thái. 'Đẩy nhẹ' 0,30 V (ví dụ) thấp hơn ngưỡng của cổng đảo (điện áp đầu vào mà đầu ra bắt đầu đổi), nên cổng đảo vẫn ra cỡ 1,8 V; thôi đẩy thì dây về 0 V. Đẩy vượt điểm giữa cỡ 0,9 V (nửa điện áp cấp, ví dụ đối xứng) thì bit lật. Điểm giữa là điểm cân bằng không ổn định: lệch chút là rơi về một trong hai bên; chip thật có thể ở gần điểm này một lúc (metastability). Vòng nhớ cần điện áp cấp để giữ; mất điện là mất bit. Khi đứng yên mỗi cổng đảo ở mức không hoặc mức một nên chỉ còn dòng rò.

Còn gọi D-latch (D là đầu vào dữ liệu, data). Mô hình công tắc lý tưởng. Công tắc thật: nMOS một mình hụt mức một (V_DD − V_th), nên chip hay dùng nMOS và pMOS song song, gọi cổng truyền (transmission gate), truyền đủ cả hai mức. Đầu vào 'ép' được vòng vì nguồn của đầu vào cho dòng lớn hơn cổng đảo phản hồi; nhiều kiểu thật còn mở luôn vòng trong lúc cho phép để khỏi 'cãi nhau'. Lúc công tắc vừa đổi trạng thái, đầu vào cần đứng yên một khoảng nhỏ (setup, hold).

Latch còn gọi 'trong suốt' (transparent) khi cho phép. Thật ra khi ngừng cho phép latch giữ giá trị đầu vào lúc đó, nên nó có chỗ lấy mẫu ở lúc ngừng cho phép; khó khăn là suốt khoảng trong suốt, đầu ra đổi theo đầu vào (kể cả đoạn sai tạm) và chuỗi nhiều latch cùng cho phép cho bit chạy xuyên nhiều chặng. Có thiết kế dùng latch có chủ ý (hai latch cho phép lệch pha, mượn thời gian giữa các khối).

Xung nhịp thường do một mạch dao động riêng tạo ra, rồi dẫn tới nhiều nơi bằng một mạng dây; dây dài ngắn khác nhau làm xung nhịp tới các nơi lệch chút nên chỉ 'gần như' cùng lúc. Có kiểu lấy mẫu ở cạnh xuống (từ mức một về mức không); bài này chọn cạnh lên. Chỉ dùng xung nhịp làm tín hiệu cho phép của một mạch lát thì vẫn để tín hiệu chạy qua; hai mạch lát cho phép ngược nhau mới lấy mẫu ở cạnh. Ô nhận trên hình là mạch lấy mẫu ở cạnh lên, cấu tạo như một flip-flop.

Còn gọi master–slave; trước đây hay dịch 'chủ–tớ', nhiều nơi nay dùng 'primary–secondary'; lời dùng 'thứ nhất/thứ hai'. Dạng D flip-flop lấy mẫu ở cạnh lên; có dạng lấy mẫu ở cạnh xuống. Đầu ra đổi sau cạnh lên một trễ nhỏ (clock-to-Q). Cần thêm một cổng đảo để có xung nhịp ngược cho mạch lát thứ hai; thật ra hai công tắc dùng xung nhịp và xung nhịp đảo. Đầu vào phải đứng yên một khoảng quanh cạnh lên (setup, hold).

Điều kiện đầy đủ: chu kỳ ≥ (trễ từ cạnh lên tới lúc đầu ra flip-flop trước đổi, clock-to-Q) + (đường dài nhất) + (setup: đầu vào flip-flop sau phải đứng yên trước cạnh lên). Hold: đầu vào đứng yên một chút sau cạnh lên. Ba thời gian này gộp trong 'khoảng thêm cho flip-flop'; 12 ps là số ví dụ chọn để tổng 28 + 12 = 40 ps, và 40 ps là mức ví dụ tối thiểu (thiết kế thật chọn thêm lề). Các số trễ 7–14 ps và 12 ps chỉ để cùng thang với bài trước: công nghệ thật chậm hơn, và clock-to-Q cộng setup của flip-flop thật lớn hơn một cổng NAND. Chip thật có đường dài hàng chục cổng nên chu kỳ dài hơn nhiều.

Vòng nhớ: hai cổng đảo × 2 transistor = 4 transistor. Flip-flop D kiểu cổng truyền tĩnh chuẩn có 16 transistor: mỗi latch 8 (vòng nhớ 4, cổng truyền vào 2, cổng truyền hồi tiếp 2), thêm 2 transistor đảo xung nhịp thì 18. Kiểu động gọn hơn (TSPC, C2MOS) cỡ 9–12. Kiểu thư viện có thêm đặt lại (reset), đặt lên (set), mạch quét kiểm thử, đệm đầu ra thường cỡ 24–30 hoặc hơn (suy luận, chưa có số đo). Mô hình latch đơn giản của bài chỉ cần 6 transistor mỗi latch. Số chính xác tùy thư viện và công nghệ, nên lời nói 'cỡ hai chục'. Một triệu × (cỡ 10 đến 30) = cỡ 10 đến 30 triệu transistor, 'hàng chục triệu'.