Công tắc và điện trở: mô hình đủ dùng cho mạch

Đồ thị lấy từ mô phỏng TCAD mẫu (NMOS, id_vd.csv): V_G = 0,6; 1,0; 1,4; 1,8 V. Bảng kết quả mô phỏng của đồ thị này chỉ có V_G từ 0,6 V; đường V_G = 0 V vẽ sát trục theo dòng tắt 4,5 pA/µm tại V_D = 1,8 V (cũng từ mô phỏng TCAD mẫu), nằm sát trục ở thang tuyến tính. Lúc cổng chuyển mức, transistor đi qua các trạng thái giữa tắt và bật; ta chỉ xét lúc cổng đứng yên và coi lúc chuyển mức là ngoại lệ (cảnh 6 và 7 gặp trường hợp gần tắt). A/µm là dòng trên mỗi micro mét bề rộng; pA = một phần nghìn tỉ ampe.

Dữ liệu mô phỏng TCAD mẫu, V_G = 1,8 V: V_D = 0,05 V cho I_D = 60 µA/µm, tức R_on ≈ 0,83 kΩ·µm (ứng bề rộng 1 µm); V_D = 1,8 V cho I_D = 0,55 mA/µm, tức V_D/I_D ≈ 3,3 kΩ·µm, gần bốn lần lớn hơn. Ở V_D = 1,8 V transistor đã vào bão hòa (dòng gần như không tăng theo V_D), nên V_D/I_D chỉ là một tỉ số, không phải điện trở để dùng tính mạch; R_on chỉ có nghĩa ở V_D nhỏ. 10 kΩ là ví dụ minh họa, ứng bề rộng cỡ 0,08 µm nếu lấy 0,83 kΩ·µm; bề rộng 0,08 µm cũng chỉ là ví dụ minh họa. kΩ = ki lô ôm = một nghìn ôm; 'on' nghĩa 'bật'. Mô hình công tắc là mô hình gọn, khác mô hình vật lý của TCAD vốn giải phương trình bán dẫn.

Mô phỏng TCAD mẫu, cùng V_D = 1,8 V: bật (V_G = 1,8 V) I_D = 0,55 mA/µm; tắt (V_G = 0 V) I_D = 4,5 pA/µm; tỉ số tự tính ≈ 1,2 × 10⁸. Điện áp ngưỡng là con số quy ước, không phải một điểm bật tắt thật; ở đây 0,49 V xác định tại cực đại độ dẫn (đạo hàm của I_D theo V_G lớn nhất), V_D = 0,05 V. Đo ở V_D = 1,8 V thì ngưỡng nhỏ hơn do DIBL (điện áp máng làm giảm rào, khóa 1 đã gặp). Độ dốc dưới ngưỡng 84 mV/dec: ngưỡng nhỏ đi 84 mV thì dòng tắt tăng mười lần. Nhiệt độ tăng làm dòng rò tăng nhanh; hình đường dời chỉ định tính, không số. mA = một phần nghìn ampe; pA = một phần nghìn tỉ ampe. Thang lôga: mỗi vạch gấp mười lần.

Phép tính: V_ra = 1,8 V × 10 kΩ ÷ (90 kΩ + 10 kΩ) = 0,18 V, nằm trong dải 0,2 V (ví dụ) quanh mức không, nên coi là mức không sạch (tiêu chí ở cảnh 8). 'Phân áp' là tên thường gọi của chia điện áp. Mạch 90 kΩ nối tiếp công tắc có dòng khi bật, cỡ 1,8 V ÷ 100 kΩ = 18 µA; mạch này chỉ để tính ví dụ, không phải mạch của chip thật. Khi tắt, rò ví dụ 4,5 pA/µm × 0,08 µm ≈ 0,4 pA qua 90 kΩ chỉ làm điện áp ra lệch cỡ 4 × 10⁻⁸ V, nên coi 1,80 V. 90 kΩ và 10 kΩ là ví dụ minh họa, không phải số DEVSIM.

Ví dụ: ngưỡng 0,5 V (làm tròn 0,49 V của mô phỏng TCAD mẫu), V_DD = 1,8 V cho 1,3 V, nằm ngoài dải sạch 0,2 V (ví dụ) quanh 1,8 V. Khi truyền mức một, đầu ra là cực nguồn (source) của nMOS, nên điện áp cổng–nguồn = điện áp cổng − điện áp ra. Body effect (hiệu ứng thân): đầu ra cao hơn đế nối đất làm ngưỡng tăng, nên mức một thực tế nhỏ hơn 1,3 V, có thể vài trăm mV; hình không tính. Dưới ngưỡng vẫn còn dòng rất nhỏ nên đầu ra còn lên chậm thêm; khi có tải hoặc dòng rò xuống đất, đầu ra dừng gần mức này. 'Truyền' là đưa mức từ đầu vào sang đầu ra. Vôn kế thứ hai tên 'cổng–ra' đo điện áp giữa cổng và đầu ra.

pMOS bật khi cổng nhỏ hơn cực nguồn (đầu có điện thế cao hơn) ít nhất một ngưỡng. Độ lớn ngưỡng pMOS ví dụ 0,5 V để so sánh; mô phỏng TCAD mẫu chỉ có nMOS, nên số pMOS không có nguồn mô phỏng. Khi truyền mức không, đầu ra là cực nguồn của pMOS nên điện áp nguồn–cổng bằng điện áp ra; hiệu ứng thân làm mức không còn lớn hơn một chút. 0,5 V nằm ngoài dải sạch 0,2 V (ví dụ) quanh 0 V. Vôn kế 'cổng–ra' ở cảnh này hiện độ lớn điện áp giữa cổng và đầu ra (pMOS có cổng thấp hơn đầu ra).

Số trong bảng đều là ví dụ minh họa (ngưỡng nửa vôn, điện áp cấp 1,8 V). Dải chấp nhận ví dụ là trong 0,2 V quanh mỗi mức: 0,18 V của cảnh 5 vẫn trong dải (mức sạch), còn 0,5 V và 1,3 V nằm ngoài (hụt mức). Mạch thật dùng ngưỡng nhận biết riêng cho 'đủ gần', không phải 0,2 V.