Cổng NAND, NOR

Bảng chân lý liệt kê mọi cách đặt mức vào và mức ra tương ứng, bắt đầu từ cổng đảo

Một bảng gọn ghi mức ra cho từng cách đặt mức vào; cổng đảo có hai hàng, hai đầu vào có bốn hàng.

Truth table (bảng chân lý) liệt kê mọi tổ hợp mức đầu vào và mức đầu ra tương ứng. Cổng đảo là ví dụ đơn giản nhất.

Xem lời đọc

Cổng đảo có một đầu vào, nên chỉ có hai cách đặt mức. Ta ghi mỗi cách thành một hàng, cột đầu là mức vào, cột sau là mức ra. Bảng ghi đủ các hàng như vậy gọi là bảng chân lý. Hàng đầu, vào mức không thì ra mức một. Hàng sau, vào mức một thì ra mức không. Hai đầu vào thì có bốn hàng, vì mỗi đầu vào có hai mức. Muốn biết đầu ra, ta tìm hàng khớp mức vào đang đặt.

Mỗi hàng là một tổ hợp mức vào; n đầu vào cho 2ⁿ hàng (một đầu vào: hai hàng, hai đầu vào: bốn hàng, ba đầu vào: tám hàng). Ở bài này 'đọc bảng' chỉ là tìm hàng khớp mức vào rồi đọc mức ra, không cần đại số. Mức 0 và mức 1 trong bảng là hai mức logic, không phải vôn cụ thể; ví dụ 0 V và 1,8 V ứng mức 0 và mức 1 của mạch ví dụ. Bốn hàng ở cuối cảnh để ô trống ở cột ra (không dấu hỏi).

Hai nMOS nối tiếp nối đầu ra xuống không vôn khi cả hai đầu vào ở mức một, đó là phép và

Chuỗi hai nMOS nối tiếp dẫn khi cả hai bật; mạng kéo xuống này thực hiện phép và. Điện trở dùng ở đây chỉ là mạch tạm.

Hai nMOS in series (nối tiếp) tạo pull-down network (mạng kéo xuống), kéo đầu ra xuống khi cả hai đầu vào ở mức một. Điều kiện cả hai cùng đúng gọi là AND (phép và).

Xem lời đọc

Mỗi đầu vào nối với cổng của một nMOS, nên ta có đầu vào thứ nhất và thứ hai. Hai nMOS nối tiếp, tức dòng phải đi qua cái này rồi mới tới cái kia. Chuỗi hai nMOS nằm giữa đầu ra và không vôn gọi là mạng kéo xuống. Tạm thời, điện trở nối pin kéo đầu ra lên điện áp cấp khi chuỗi hở. Đây chỉ là mạch tạm, chưa phải mạch CMOS. Một nMOS tắt thì dòng bị chặn, nên chuỗi không dẫn. Cả hai nMOS đều bật thì chuỗi nối đầu ra xuống không vôn. Tức là cả hai đầu vào cùng ở mức một, gọi là phép và.

Dùng mô hình công tắc lý tưởng: nMOS bật khi cổng ở mức một; hai công tắc nối tiếp chỉ thông khi cả hai đóng. Hình tạm dùng một điện trở nối pin 1 MΩ (ví dụ) để đầu ra có chỗ nối lên. Khi chuỗi hở, vôn kế 'ra' chỉ gần 1,8 V (chuỗi hở nên không có dòng đáng kể qua điện trở). Khi chuỗi thông, với điện trở bật ví dụ 10 kΩ mỗi nMOS: điện áp ra = 1,8 V × 20 kΩ ÷ (1 MΩ + 20 kΩ) ≈ 0,04 V (ví dụ), nằm trong mức sạch. Lúc chuỗi thông có dòng cỡ 1,8 V ÷ 1,02 MΩ ≈ 1,8 µA chạy từ điện áp cấp qua điện trở xuống đất; vì vậy đây chỉ là mạch TẠM, không phải CMOS (mạch CMOS đứng yên chỉ có dòng rò). Điện trở tạm được thay bằng mạng kéo lên khi ghép thêm pMOS. Bốn trạng thái của chuỗi: tắt–tắt, tắt–bật, bật–tắt (đều hở), bật–bật (thông).

Cổng NAND ghép chuỗi nMOS nối tiếp với hai pMOS nối song song, nên đầu ra xuống mức không khi cả hai đầu vào ở mức một

Mạng kéo lên song song bổ sung cho mạng kéo xuống nối tiếp, thay điện trở tạm; mạch này là cổng NAND.

Pull-up network (mạng kéo lên) của cổng này gồm hai pMOS in parallel (song song). Cả mạch là NAND (not AND, phép và rồi đảo).

Xem lời đọc

Một đầu vào ở mức không thì mạng kéo xuống bị chặn, đầu ra cần kéo lên. Nhóm pMOS làm việc đó, thay điện trở tạm, gọi là mạng kéo lên. Mạng này gồm hai pMOS song song, tức mỗi pMOS là một đường riêng, cổng nối với một đầu vào. Một pMOS bật là đủ để nối đầu ra lên điện áp cấp. Vậy đầu ra lên mức một khi đầu vào thứ nhất hoặc đầu vào thứ hai ở mức không. Cả hai đầu vào ở mức một thì hai pMOS tắt, còn hai nMOS bật. Đầu ra xuống mức không, vì vậy mạch gọi là cổng NAND, tức phép và rồi đảo.

pMOS bật khi cổng nhỏ hơn cực nguồn ít nhất một ngưỡng: đầu vào ở mức không thì pMOS bật. Hai pMOS song song: một pMOS bật là đường từ điện áp cấp tới đầu ra thông. Kết luận trên đúng trong mô hình công tắc lý tưởng đã nêu; ngoài mô hình công tắc lý tưởng đã nêu (lúc đầu vào đang chuyển mức) có thể cả hai mạng cùng dẫn một lúc ngắn. Bảng chân lý NAND hai đầu vào: 00→1, 01→1, 10→1, 11→0. Cổng NAND hai đầu vào có bốn transistor (hai nMOS, hai pMOS). Điện trở nối pin tạm của mạch trước được thay bằng mạng kéo lên (điện trở mờ đi rồi mất). Đọc 'NAND': phiên âm 'nen' (dự phòng 'nan'); AND là phép và, N là not (đảo).

Hai nMOS nối song song kéo đầu ra xuống khi một đầu vào ở mức một, và cùng hai pMOS nối tiếp thành cổng NOR

Đổi nối tiếp thành song song cho mạng kéo xuống thì được phép hoặc; mạng kéo lên nối tiếp đi cùng, mạch là cổng NOR.

Hai nMOS in parallel (song song) thực hiện OR (phép hoặc): đúng khi ít nhất một đầu vào đúng. Cả mạch là NOR (not OR, phép hoặc rồi đảo).

Xem lời đọc

Ta thử nối hai nMOS song song, mỗi nMOS một đường riêng từ đầu ra xuống không vôn. Một nMOS bật là đủ để nối đầu ra xuống không vôn. Vậy đầu ra xuống mức không khi đầu vào thứ nhất hoặc đầu vào thứ hai ở mức một. Cách nối song song này gọi là phép hoặc, đúng khi ít nhất một đầu vào ở mức một. Muốn kéo lên khi cả hai đầu vào ở mức không, ta xếp hai pMOS nối tiếp. Cả hai đầu vào ở mức không thì đầu ra lên mức một, còn lại thì xuống mức không. Mạch này gọi là cổng NOR, nghĩa là phép hoặc rồi đảo.

Bảng chân lý NOR hai đầu vào: 00→1, 01→0, 10→0, 11→0. Đọc 'NOR': phiên âm 'no'. Mạng kéo lên cần hai pMOS nối tiếp để chỉ thông khi cả hai đầu vào ở mức không, tức khi cả hai nMOS đều tắt; lý do tổng quát nằm ở phần đối ngẫu. Kết luận đúng trong mô hình công tắc lý tưởng đã nêu; ngoài mô hình công tắc lý tưởng đã nêu (lúc chuyển mức) có thể cả hai mạng cùng dẫn một lúc ngắn. Cổng NOR hai đầu vào có bốn transistor.

Mạng kéo xuống và mạng kéo lên là gương của nhau, nối tiếp đổi thành song song, đó là đối ngẫu

Mỗi mạng là gương của mạng kia (nối tiếp ↔ song song), nên khi đầu vào ở mức không hoặc mức một chỉ một mạng dẫn.

Duality (đối ngẫu): hai mạng kéo xuống và kéo lên có cấu trúc gương nhau, nối tiếp đổi thành song song và ngược lại.

Xem lời đọc

Hãy so cổng NAND với cổng NOR. Trong cổng NAND, mạng kéo xuống nối tiếp còn mạng kéo lên song song. Trong cổng NOR, mạng kéo xuống song song còn mạng kéo lên nối tiếp. Mỗi mạng là gương của mạng kia, nối tiếp đổi thành song song. Tính chất này gọi là đối ngẫu. Nhờ đối ngẫu, khi đầu vào ở mức không hoặc mức một, mạng này dẫn thì mạng kia chặn. Vì vậy khi đầu vào đứng yên ở mức không hoặc mức một, chỉ còn dòng rò.

Quy tắc dựng cổng đối ngẫu CMOS: viết mạng kéo xuống (nMOS) bằng nối tiếp/song song, rồi mạng kéo lên (pMOS) đổi nối tiếp thành song song và ngược lại; nMOS bật khi vào mức một, pMOS bật khi vào mức không nên hai mạng bù nhau với mọi tổ hợp mức không hoặc mức một. Nhờ đó trạng thái đứng yên ở mức không hoặc mức một chỉ một mạng dẫn: đầu ra xác định và dòng tĩnh chỉ là dòng rò. Lúc đang chuyển mức (vùng giữa) cả hai mạng có thể cùng dẫn một lúc ngắn, nên lời và hình chỉ nói về mức không hoặc mức một. Quy tắc dùng được cho nhiều đầu vào; hình vẽ hai đầu vào. Cổng đảo cũng đối ngẫu (một nMOS và một pMOS). Nguồn: giáo trình mạch số CMOS (Weste–Harris, Rabaey), kiến thức chuẩn.

Cổng NOR xếp pMOS nối tiếp, nhưng lỗ trống chạy chậm hơn electron, nên pMOS phải làm rộng hơn

Cùng kích thước pMOS cho dòng nhỏ hơn nMOS; chuỗi pMOS làm dòng kéo lên nhỏ thêm, đầu ra lên chậm, nên phải làm pMOS rộng.

Hole mobility (độ linh động lỗ trống) nhỏ hơn của electron, nên pMOS cùng kích thước cho dòng nhỏ hơn. Chuỗi pMOS cần width (bề rộng) lớn hơn.

Xem lời đọc

Hai pMOS cùng kích thước nối tiếp thì điện trở chuỗi gấp đôi, dòng kéo lên nhỏ đi. Lỗ trống mang dòng trong pMOS và chạy chậm hơn electron, tức độ linh động nhỏ hơn. Vậy cùng kích thước và điện áp, pMOS cho dòng nhỏ hơn nMOS. Dòng kéo lên nhỏ thì đầu ra lên mức một chậm, có thể lên không kịp. Bề rộng là độ rộng đường dòng chạy qua, càng rộng thì dòng càng lớn. Muốn dòng kéo lên lớn ngang dòng kéo xuống, ta làm pMOS rộng hơn, nên cổng NOR tốn chỗ. Cổng NAND cũng phải làm nMOS rộng hơn so với nMOS của cổng đảo, nhưng thiệt ít hơn cổng NOR.

Độ linh động là mức hạt tải chạy nhanh hay chậm khi có điện trường. Ví dụ ở silicon khối: độ linh động electron cỡ 1350 cm²/(V·s), lỗ trống cỡ 480 cm²/(V·s), tức electron lớn hơn cỡ 2,8 lần (ví dụ ở silicon; tỉ lệ thay đổi theo công nghệ, vật liệu ứng suất; số chỉ để hiểu, không đưa lên hình, không đưa vào lời). Dòng bật tỉ lệ với bề rộng transistor (cùng điện áp). Trong mô hình công tắc, chuỗi hai pMOS cùng kích thước có điện trở bật bằng tổng hai điện trở, tức gấp đôi điện trở của một pMOS; để điện trở chuỗi ngang điện trở của một pMOS trong cổng đảo cần bề rộng mỗi pMOS lớn hơn; mức tăng chính xác do thư viện công nghệ chọn, bài này KHÔNG đưa số hệ số. Cổng NAND cũng có chuỗi nối tiếp (nMOS) nên cũng cần nMOS rộng hơn so với nMOS của cổng đảo; NOR thiệt hơn NAND vì pMOS vốn đã cho dòng nhỏ hơn nMOS, còn nMOS thì vốn cho dòng lớn. Lời không kết luận cổng nào nhanh hơn, vì nhanh còn tùy kích thước và công nghệ. Hình dùng chiều rộng khối chỉ định tính. Tra web 27/10/2026: các nguồn (edaboard, MIT 6.012) xác nhận hướng chung (pMOS rộng hơn để bù linh động), không xác nhận một hệ số cố định.

Chỉ cần NAND, hoặc chỉ cần NOR, là dựng được cổng đảo, AND và OR

Từ NAND ghép lại ra cổng đảo, AND, OR; NOR cũng vậy; nên một loại là tập cổng đủ dùng cho mọi bảng chân lý.

AND (cổng cho ra mức một khi cả hai đầu vào ở mức một) và OR (khi ít nhất một đầu vào ở mức một) dựng được từ NAND. NAND riêng là một tập cổng logic đủ dùng (functional completeness).

Xem lời đọc

Hai đầu vào của NAND nối chung với nhau thì NAND thành cổng đảo. Đảo đầu ra của NAND bằng một NAND thứ hai nối chung, ta được phép và. Phép và này gọi là cổng AND, ra mức một khi cả hai đầu vào ở mức một. Mỗi đầu vào qua một NAND nối chung, rồi cả hai vào NAND thứ ba, ta được phép hoặc. Phép hoặc này gọi là cổng OR, ra mức một khi ít nhất một đầu vào ở mức một. Với NOR cũng dựng được ba cổng này, chỉ đổi vai AND và OR. Vì thế NAND riêng, hoặc NOR riêng, là tập cổng logic đủ dùng cho mọi bảng chân lý.

Cổng đảo từ NAND: nối chung hai đầu vào, vì NAND(x, x) = đảo x. AND từ hai NAND: NAND rồi đảo (hai NAND). OR từ ba NAND: đảo từng đầu vào (hai NAND) rồi NAND ba. Với NOR: nối chung được cổng đảo; NOR rồi đảo cho OR (hai NOR); đảo từng đầu vào rồi NOR cho AND (ba NOR); hình chỉ vẽ MỘT mạch NOR (cổng đảo), hai mạch còn lại để ở đây. Chứng minh đủ dùng cho mọi bảng chân lý: AND, OR và đảo đủ (tổ hợp tích rồi tổng), nên NAND hoặc NOR riêng đủ. Tên gọi 'functional completeness' (tính đầy đủ chức năng) chỉ nhắc để biết. Cổng dựng từ NAND tốn nhiều transistor hơn cổng AND/OR có sẵn trong thư viện; đây là bài về khả năng, không về hiệu quả.

XOR là mạch nhiều cổng, dựng được từ bốn cổng NAND ghép lại

XOR ra mức một khi hai đầu vào khác nhau; bốn NAND dựng được, nhưng tín hiệu đi qua ba cổng nối tiếp.

XOR (exclusive OR, hoặc loại trừ) cho ra mức một khi hai đầu vào khác mức nhau. Mạch dựng từ bốn NAND, nên là mạch nhiều cổng.

Xem lời đọc

XOR cho ra mức một khi hai đầu vào khác mức nhau. Ta dựng XOR bằng bốn cổng NAND ghép lại. Cổng NAND thứ nhất nhận hai đầu vào, rồi đưa kết quả cho cổng NAND thứ hai và thứ ba. Cổng NAND thứ hai và thứ ba còn nhận thêm một đầu vào ban đầu. Cổng NAND thứ tư gom kết quả của cổng NAND thứ hai và thứ ba thành đầu ra. Bốn hàng của bảng chân lý đều khớp với XOR. Tín hiệu phải đi qua ba cổng NAND nối tiếp mới tới đầu ra. Vấn đề còn lại là cổng NAND sau có kịp đổi mức khi cổng NAND trước vừa đổi mức không.

Bảng chân lý XOR: 00→0, 01→1, 10→1, 11→0. Bốn NAND hai đầu vào: NAND thứ nhất nhận hai đầu vào; NAND thứ hai nhận đầu vào thứ nhất và kết quả của NAND thứ nhất; NAND thứ ba nhận đầu vào thứ hai và kết quả của NAND thứ nhất; NAND thứ tư nhận kết quả của NAND thứ hai và thứ ba. Tổng 16 transistor (4 NAND × 4). Trong thư viện chip thật, XOR còn có dạng cổng phức hợp riêng; ở đây chọn bốn NAND vì dựng từ một loại cổng đủ dùng và để dùng ở bộ cộng. Đường đi dài nhất từ đầu vào tới đầu ra (NAND thứ nhất, thứ hai hoặc thứ ba, thứ tư) đi qua ba cổng nối tiếp; có thể kiểm bằng hình. Hình KHÔNG nêu lời giải cho câu hỏi cuối.
Số liệu